# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS
- BLANK PAGES

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## PATENT ABSTRACTS OF JAPAN

(11) Publication number :

62-118479

(43) Date of publication of application: 29.05.1987

(51) Int. CI.

G06F 15/62 // HO4N 5/262

(21) Application number : 60-259541

(71) Applicant: SONY CORP

(22) Date of filing:

19. 11. 1985


(72) Inventor: KATO RYOHEI


HASEBE ATSUSHI

#### (54) INFORMATION PROCESSING SYSTEM

#### (57) Abstract:

PURPOSE: To supply separately processing timings to plural sub-systems by a small quantity of hardware by changing algorithm in a detection of the operating timing of the respective sub-systems. CONSTITUTION: When the sub-system 200 detects succeeding signals of AWC, it performs a decode processing for generating an operation timing signal TP2. In the sub-system 201, when a managing system 200 transmits it to the AWC as a time series timing signal TS, it is detected and an operation timing pulse TP1 and the instruction for starting the processing or branching the processing or the like is given. In the sub-system 203, when succeeding signals of FWH are detected, if the decode processing for generating an operation timing signal TP3 is performed, the sub-system 203 generates the operation timing signal TP3 when the operation timing signal TS is transmitted to the AWH and the instruction for starting the processing or the like is supplied.





#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2000 Japan Patent Office

⑲ 日本国特許庁(JP)

⑪特許出願公開

### ⑫ 公 開 特 許 公 報 (A)

昭62 - 118479

Mint Cl.4

識別記号

庁内整理番号

砂公開 昭和62年(1987)5月29日

G 06 F 15/62 // H 04 N 5/26

6615-5B 8420-5C

審査請求 未請求 発明の数 1 (全8頁)

**9**発明の名称

情報処理システム

②特 願 昭60-259541

願 昭60(1985)11月19日 23出

砂発 明 者 加藤 良 平

東京都品川区北品川6丁目7番35号 ソニー株式会社内

勿発 明 長 谷 部 淳 者 砂出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京都品川区北品川6丁目7番35号

四代 理 人 弁理士 伊藤 貞

外1名

発明の名称 情報処理システム

#### 特許辨求の範囲

時系列信号をタイミング信号として出力するタ イミング管理システムと、ソフトウェアによって 動作し、タイミング信号を検出して処理を始める 複数のサブシステムとを有し、上配タイミング俏 号はタイミング管理システムより上配複数のサブ システムに対して共通の伝送路を介して供給され、 上紀各サプシステムにおいては、時系列信号のタ イミング信号に対して異なるデコード処理をなし て各サブシステム毎に独自の処理開始タイミング を有するようにされた情報処理システム。 発明の鮮細な説明

#### 〔座業上の利川分野〕

この発明は複数のサブシステムを協調させて1 つの処理を行なう例えば画像処理装置等の情報処 理システムに関し、特にその複数のサブシステム のタイミング管理のための技術に関する。

#### (発明の概要)

この発明は、複数のサプシステムの処理開始タ イミングをタイミング管理システムによりコント ロールする装置において、この管理システムより のタイミング信号は時系列信号として複数のサブ システムに対し共通の伝送路を介して供給し、一 方、各サブシステムでは送られてきたタイミング 僧号に対して異なるデコード処理をなして各サブ システム低に独自の開始タイミングを有すること かできるようにしたもので、伝送路が十十枚数の サプシステムに対し共通になる等、少量のハード ウェアで複数のサプシステムに捌々の処理タイミ ングを与えることができるものである。

#### (従来の技術)

ビデオ画像処理システムが確々提案されている (例えば、特別昭58-215813 号公報参照)。

第6図はこのビデオ画像処理システムの一例を 示すものである。すなわち、これは同図に示すよ うに入出力部山と、メモリ部四と、データ処理部

③とから構成されている。

人出力部(1)は、例えばビデオカメラ(3)よりのビデオ信号を A / D 変換してデジタル 両像データとし、これをメモリ部(2)に審き込み、また、このメモリ部(2)より処理された 両像データを読み出し、これを D / A 変換してアナログビデオ信号に戻し、これを例えば V T R (5)に配録したり、モニタ受像 園(6)に供給してビデオ 両像をモニタできるようにする。

データ処理研(5)はメモリ部(2)にアドレスを与え、ストアされた両似データを挟み出してこれに植々の加工処理を加え、その処果後のデータを再びメモリ部(2)に審き込む処理を行う。

メモリ部(2)は両酸のまとまり、すなわち I フィールドあるいは I フレーム分の容景を有する複数 枚のフィールドメモリあるいはフレームメモリを 有する。

入出力部(1)よりメモリ部(2)への客き込み及び読み出しはその画像のまとまりである I フィールドあるいは 1 フレーム単位でなされる。

3

テクチャ58-3、1985、6、21 参照)。

このように複数のサブシステムを協調させて 1 つの処理を行おうとするシステムでは各プロセッサの処理開始や処理分岐を指示する動作タイミングを正確に管理する必要がある。

この場合に、複数のプロセッサを全く同じ動作タイミングで制御できる場合だけでなく、各プロセッサを若干の時間ずつずらしてスタートさせる等異なった動作タイミングとする必要がある場合も多々ある。そこで、このタイミング管理の方法としては、第7関に示すように一つのタイミング管理システム(100)より各サブシステム(101)(102)(103)(104)・・・に独立に動作タイミング信号STi、STa、STa、・・・を送って独立にタイミングコントロールするのが普通である。

#### 【発明が解決しようとする問題点】

ところで、第1週のようにサブシステムのそれ ぞれを独立にタイミングコントロールする方式の 一方、データ処理部間はメモリ部四にストアされている画像データのうち必要なものを読み出ていたが、クタを再びメモリ部四にないにない。したがって、1フィールドあるいいて、そののではデータのまとまりの1つについて、そのうちのすべての画業データを読み出して加工のいはフレームメモリよりの複数フィールドあるいははフレームを記してものを加工処理して1フィールドあるいは1フレームのデータを振み出してレームのデータをでいた。ないは、フレームメモリに容を込むようにする場合もある。

4

場合には、タイミング制御線がサブシステムの数 だけ必要になり、タイミング管理システム (100) が大がかりなものとなってしまう不都合がある。

#### (問題点を解決するための手段)

この発明は、複数のサブシステムに対して共通のタイミング側御線を用いてタイミングコントロールができるようにしたもので、第1数はその概要を示すブロック図である。

すなわち、この発明においては、タイミング管理システム (200) より共通の伝送路 (300) を介して、タイミング信号TSを時系列信号として各サブシステム (201) (202) (203) (204)・・・に供給する。

サブシステム (201) (202) (203) (204)
・・はそれぞれ独自のデコーダを有し、タイミング信号TSについて各サブシステム (201)
(202) (203) (204) ・・・で独自のタイミング信号検出をなす。

6

#### (作用)

管理システム (200) よりロビット戦列 (nは 1以上の競数) の時系列タイミング信号TSとして第2関に示すような人、B、C・・・と脳改変 わる時系列信号が送出される場合を考える。

この時系列信号に対し、サブシステム(201)は、(A、B、C)と続く信号を検出したとき動作タイミング信号TP」を発生するデコード処理をするとすると、サブシステム(201)では第2図に示すように管理システム(200)が時系列タイミング信号TSとしてA、B、Cまで送出した時点でこれを検出して動作タイミングパルスTP」を発生し、処理関始あるいは処理分較等の指示が与えられる。

また、サブシステム(202)では(A. B. C, D)と続く信号を使用したとき動作タイミング信 号を発生するデコード処理をするとすれば、同様 にしてサブシステム(202)では第2図に示すよ うに管理システム(200)より信号TSとしてA. B. C. Dまで送出した時点でこれを検出して動 作タイミング信号 TP。を発生し、処理開始あるい は処理分岐等の指示が与えられる。

さらに、サブシステム(203)は、(F. C. H)と続く信号を検出したとき動作タイミング信号TP。を発生するデコード処理をなすとすれば、このサブシステム(203)では、第2図に示すようにタイミング信号TSがA.B.C.D.B.P.G.Hまで送出された時点でその動作タイミング信号TP。を発生し、処理開始等の指示が与えられることになる。

#### (実施例)

第3関はこの発明装置を前述のようなビデオ 像処理に適用した場合の一実施例である。この例 のビデオ面像処理装置は、特に、よりデータ処理 の高速化を実現したものである。

すなわち、この例ではデータ処理部を主として 断素値を計算するプロセッサの系(以下PIPと 称す)(30A) とアドレスの管理等のデータの流 れの管理と処理のタイミング合わせを可るプロセ

7

ッサの系 (以下PVPと称す) (30B) とに分ける。

従来のデータ処理師ではこの両者の処理時間を合計した処理時間を必要とするのに対し、このように分ければ両者のうち、より大きい方の処理時間で済む(前規特開昭58-215813 号公報参照)。 したがって、この例の場合にはビデオデータ処理をリアルタイムで行うことが可能になるほどの高速処理ができる。

また、間閣において (10) は人山力部 (以下 I O C と称す)、 (20) はメモリ部 (以下 V I M と称す)で、これは人力関像メモリ (VIMIN) (20A) と由力両像メモリ (VIMOUT) (20B) とからなる。 (40) は処理の実行、停止をコントロールするプロセッサ (以下 T C と称す)である。

1 O C (10) は前述と同様にビデオカメラや VTRからのビデオ情号をA/D変換し、入力酶 做メモリ (20A) に減像イメージで再き込み、また、処理後の画像を出力調像メモリ (20B) から 読み出し、D/A変換し、モニタ等に出力する。

この場合、この I O C (10) に入出力可能な信号は MTSC方式あるいは R. C. B方式のビデオ信号であり、その方式の指定は T C (40) によりなされる。

また、1 随業は例えば8ビットのデータとされる。

VIM(20)は複数枚のフレームメモリ、例えば12枚の 756×512 パイトのフレームメモリから 構成されているが、この例の場合、これら12枚の フレームメモリの使われ方は固定的ではなく、処 理目的に応じ、あるいは処理対象両像に応じ、入 力器像メモリ(20A) と出力画像メモリ(20B) とに自由に割り当てることができるようにされている。

また、メモリは 2 枚 1 組にして使用され、一方が書き込み状態のとき、他方より統み出しができるようにされて、 I O C (10) による V J M (20) の外部からの処理と、 P I P (30A) 及び P V P (30B) による V I M (20) の内部での処理が並行して行えるようにされている。この場合におい

て、この V I M (20) の複数枚の フレームメモリか、 I O C (10) の支配下にわかれるか、 P V P (308) の支配下におかれるかの支配モード信号は I O C (10) より発生し、 V I M (20) に供給されている。

P J P (30A) と P V P (30B) は基本的には 同じアーキテクチャで、制御部、演算部、メモリ 部、入出力ポートからなる独立のプロセッサから なり、それぞれ複数の単位プロセッサからなるマ ルチプロセッサ権似とされ、主として並列処理方 式により処理の高速化が関られている。

PIP (30A) は例えば80枚のPIPプロセッサと数枚のサブのプロセッサを有し、VIM (20) よりの面像データを加工し又は内部で高線データを生成する。このPIP (30A) のクロックはTC (40) より供給される。

PVP(308) は30枚ほどのプロセッサを有し、 VIM(20) よりの両輩データのPIP(30A) への割り当てや同収などVIM(20) より内側の 画像データの流れをコントロールする。

1 1

れる。このため、P V P (30B) には! O C (10) よりフレームに間期した処理開始タイミング信号 P S (処理開始とするときローレベルとなる) が 供給される。一方、P V P (30B) からは1つの 処理が終了したことを示す信号 O K が I O C (10) に供給される。

信号PSはリアルタイム処理(1フレームのデータを 1/30秒で処理)の場合には各フレームの始めの時点で得られ、それ以外のときは信号OKが出た次のフレームの始め及びユーザにより指定されたフレームの始めの時点で得られる。

信号OKはPVP (30M) のプロセッサのうち 処理系のタイミング管理を刊るこのPVP (30M) の中核のプロセッサより処理が終わると出力され

すなわち、このPVP(308)の中核のプロセッサではIOC(10)からの処理関外タイミング 信号PSがローレベルになったことをプログラム 的に検出する。そして、信号PSがローレベルに なったことを検出すると、このプロセッサが辿り

すなわち、PVP (30B) ではVIM (20) へのアドレスデータ及びコントロール信号を生成し、これらをVIM (20) に供給するとともに、PIP (30A) の入出力コントロール信号や他のコントロール信号を生成し、これらをPIP (30A) に供給する。

この両像データ処理としては常に人力画像メモリ (20A) の 1 枚のフレームよりのデータのみを処理して出力画像メモリ (20B) にその処理後のデータを書き込む場合のみのではなく、複数枚のフレームメモリよりの複数フレームにまたがるデータを用いて処理を行うこともある。

そして、PIP(30A)及びPVP(30B)での演算桁数は18ビットが標準で、画像データ処理の演算処理は1フレームの画像データは1フレーム以内の処理すなわちリアルタイム処理ができるような処理速度が可能とされる。もっとも、1フレーム以上の処理時間を必要とする処理もある。

この場合、 PIP (30A) 及び PVP (30B) による頻像データ処理はフレームに同期して行わ

1 2

出し、 P V P (30B) 内の他のプロセッサ及び P I P (30B) に対し、プログラムによりタイミング信号 T S を出して、 V I M (20) にアドレスを供給し、 V I M (20) より両像データを読み出して P I P (30A) にて加工処理を行う。

第4図はこのタイミング管理部分のブロック図で、前述したように PVP (30B) 内にその中核のプロセッサとしてタイミング管理プロセッサ(50) が設けられる。そして、このプロセッサ(50) に対し IOC (10) より処理開始タイミング信号 PSが供給され、また、このプロセッサ(50) より IOC (10) に処理終了信号 OKが送出される。

そして、このプロセッサ (50) からは処理開始 タイミング信号 P S がローレベルになったことを 検由すると、タイミング信号 T S として 1 ビット 協の時 A 列信号をこの P V P (308) 内の他のプ ロセッサ (51) (52) (53) に送出するとともに P J P (30A) のプロセッサ (61) (62) ・・・ (66) に送出する。この場合、P J P (30A) 内

#### 特開昭62-118479 (5)

の 60枚のプロセッサは 10枚ずつまとめられて閉御 されるようにされている。

各プロセッサ (51) (52) (53) 及び (61) ~ (66) にはこのタイミング借号TSに対するデコーダが設けられる。

シフトレジスタ (71) は管理プロセッサ (50) よりのタイミング信号 T S を埋水取り込む。 この場合、このシフトレジスタ (71) のシフトクロックはタイミング信号 T S の送出タイミングクロックと間関したもの、あるいは送出タイミングクロックより高い周波数のクロックが用いられる。

タイミング信号TSは送出タイミングクロックによって1ビットずつ期次送出されるがそのうちの例えば5ビット長のビットパターンが1ビット 最ずつ頃次シフトされてゆく状態でこのシフトレ ジスタ (71) に取り込まれる。

ピットパターン設定器 (72) にはそのブロセッ

サ何に特定のピットパターンが設定される。

比較為 (73) はシフトレジスタ (71) に取り込まれたタイミング借号TSの 5 ピット侵のピットパターンと設定器 (72) の 5 ピットのピットパターンとを比較し、両者が一致したとき、これよりこのデコーダが設置されるプロセッサの動作タイミング借号TPがこの比較器 (73) より得られる。

今、例えば設定器 (72) に設定されたビットパターンが [10001] であるとすれば、送出クロックの | クロック毎に変わるシフトレジスタ (71) のビットパターンが [10001] になったタイミングで比較器 (73) より動作タイミング信号TPが発生する。

したがって、各プロセッサ (51) (52) (53) 及び (61) ~ (66) に投けられるデコーダのビットパターン設定器 (72) に設定するビットパターンをそれぞれプロセッサ毎に設定すれば、それぞれ独自のタイミングで動作タイミング信号TPが生じるものである。

この場合に、タイミング管理プロセッサ (50)

) 5

は、各プロセッサのデコーダの設定数(72)のピットパターンを知っておき、タイミング信号TSの「0」『1」の送出期序を、各プロセッサに対し所数の動作タイミングを与えるように例えば演算処理して決めて、このタイミング指导TSを送出し、各プロセッサのタイミングコントロールを行なうものである。

この場合、ビットパターン設定器 (72) で設定するビットパターンはシフトレジスタ (71) のビット数以下であってもよく、また、デコーダほにピット数が異なっていてもよい。

例えばプロセッサ (51) では [101] を検出した後処理開始、プロセッサ (81) では (100!) を 検出した後処理開始となる場合にタイミング信号 TSとして

111 …… 1110111 …… 1100111 …… なる時系列信号を送れば、前の (101 ) の時点で プロセッサ (51) を、後の (1001) の時点でプロ セッサ (61) を、動作させることができる。

また、プロセッサ (52) では (10) を検用した

16

後処理開始、プロセッサ (53) では (100) を検 出した後処理開始となる場合に、タイミング信号 TSとして

#### 111 ... ... 11100111... ...

なる時系列倡号を送ればプロセッサ (53) をプロセッサ (52) より 1 送出クロックサイクル遅らせて動作させることができる。

なお、第5図のようなデコーダを設けることな く、各プロセッサでソフトウェア処理によってビ ットパターンを検出して動作タイミングを得るこ ともできる。

また、このようなビットバターンではなく、Iビット幅のタイミング信号TSとして、このタイミング信号TSとして、このタイミング保号TSの送出時以外は常に「I」を送出し、タイミング信号TS送出時には「0」を送出し、各プロセッサではその「0」の到来関数をカウントして動作タイミングを決めるようにして変えることによってプロセッサ毎に独自の動作タイミングを決めることができる。

#### 特開昭62-118479(6)

なお、タイミング信号下Sは、1ビット隔ではなく、複数ビットの信号を用いることができることは削遠の通りであるが、その場合にはその複数ビット並列の信号をタイミング信号とする必要があり、伝送線が複数本になるが、1ビット幅の信号であれば伝送線も1本でよい。

なお、この発明はビデオ信号処理でなく、オーディオ信号やその他の情報の処理にも適用可能であることは勿論である。

#### (発明の効果)

以上のようにこの発明においては、タイミング 信号を複数のサブシステムに対し共通にするとと もに各サブシステムにおけるタイミング情号のデ コード処理、すなわち、各サブシステムの動作タ イミングの校出のアルゴリズムを変えることによ り、小畳のハードウェアで別々の処理タイミング を複数のサブシステムに与えることができる。 図面の簡単な説明

第1図はこの発明の根型を示すプロック図、第


1 9


2 図はタイミング検出動作を説明するための図、第3 図はこの発明が適用される装置の一例としての画像処理装置の一例を示す図、第4 図はその要 部の一例の構成図、第5 図はタイミング信号のデコーダの一例の構成図、第6 図は画像処理装置の一例のブロック図、第7 図は一般的なタイミングコントロールの方法を説明するブロック図である。

(50) 及び(200 ) はタイミング管理システム、(201 ) (202 ) (203 ) (204 ) ・・・はサブシステム、(300 ) は共盗の伝送路である。


代理人 伊藤 貞

2 0





タイミング管理 TS(11-,1) oĸ プロセッサ 50 PVP 308 プロセッサ 30A タイミング管 理 のプロック図 第 4 図 Ł۲ 較 器 デコーダの構成図 第 5 図



第 6 図

